简介

AveCEC支持设计全流程,能独立于任何工具实现,能处理大型设计。超过半数的设计需要 re-spin. re-spin的主要原因是功能错误;AveCEC采用数学方法, 穷尽所有情况,不需要用测试向量,确保设计实现和黄金设计一致。

特点和优势

AveCEC具有以下特点及优势:

1.工具处理速度快,比模拟高效,两者不在一个数量级;

2.快速查错,有较强的debug能力;

3.支持复杂datapath优化;

4.支持先进门钟设计优化 (Clock Gating);

5.可扩展性:可以验证整个SOC设计;

6.支持FPGA 设计流程;